注：	在对FPGA和时钟进行测试之前，先要确认电源部分已正常工作，并且已将 3128.pof 下载到 U501 当中。电源部分的测试见 电源测试 。

FPGA和时钟测试方法

1.	按通开发板电源，用万用表检测FPGA的各个IO电源引脚、内核电源引脚的电压是否正常，IO电源引脚电压应为3.3V，内核电源引脚电压应为1.5V。检测有源时钟(x101)的电源引脚，正常应为3.3V。测量后切断开发板电源，进行下一步操作。

2.	用下载线(以ByteblasterII为例)将PC的并口与FPGA的Jtag口(J105)连接。Jtag口插座的方形焊盘引脚为1脚，对应下载线的红色引线，不要接反。

3.	通过 File => Altera => Quartus II6.0 => Quartus II6.0 Programmer ，打开 Quartus II6.0 Programmer 。

4.	点击 Add File 按钮，根据所用FPGA的型号打开相应的测试工程，并选中 Program/Configure 选项。使用 EP1C12Q240C8 器件，打开 1C12.sof ；使用 EP1C6Q240C8 器件打开 1C6.sof 。

5.	如果 Hardware 选项中显示 No Hardware , 点击 Hardware setup 按钮进行下载线设置。在 hardware Setup 对话框的 Hardware Settings 设置页上点击 Add Hardware 按钮。在 Add Hardware 对话框上选择恰当的下载线类型，点击 OK 按钮。回到 Hardware Setup 对话框，在 Available Hardware items 中，双击所需要的下载线类型，点击 Close 按钮。

6.	将开发板上的 S101 置于 (1:on | 2:on) 状态，接通开发板电源。点击 Start 按钮，将测试工程下载到FPGA中。如果此过程中出错，根据出错提示，检查FPGA的 TCK 、TMS 、TDI 、TDO、nCONFIG 、nSTATUS 、CONFIG_DONE、M0 、M1 引脚是否有短路、虚焊问题，检查与这些引相连的上拉、下拉电阻有无焊接问题，检查下载线连接是否有问题。如果下载成功，则进行下一步操作。

7.	通过 File => Altera => Nios II EDS6.0 => Nios II Command Shell 打开 Nios II Command Shell ，输入 nios2-terminal 命令，如果有一连串的 Hello from NiosII 字串输出，则FPGA和时钟部分工作正常，否则检查时钟电路和FPGA的时钟输入引脚。