|
NiosII/FPGA学习板
观察FPGA内部信号
|
1. |
启动 QuartusII6.0,打开 D:\exam 下的 count.qpf 工程。 |
2. |
在 File 菜单下,点击 New 命令,新建一个 SignalTap II 文件。 |
3. |
在 Edit 菜单下,点击 Add Nodes... 命令,向 SignalTapII 中加入 clk、rst、dir、cnt、q 信号。 |
4. |
在 Signal Configuration 窗口里,将 Clock 一栏设为 clk。 |
5. |
在信号窗口里,去掉除 dir 信号以外的信号的 Trigger Enable 选项。在 dir 信号的 Trigger Level 一栏里点击右键,在弹出菜单下,点击 Rising Edge 命令。 |
6. |
保存 SignalTapII 文件,当询问是否启用SignalTapII时,选择“是”。在 Processing 菜单下,点击 Start Compilation 命令,编译该工程。 |
7. |
接好开发板的下载线及电源。在 tool 菜单下,点击 Programmer 命令,启动 QuartusII Programmer, 将 count.sof 下载到开发板上。在 SignalTopII 界面的 Jtag Configuration 窗口里,选择你所使用的下载线,并按“Setup”按钮。 |
8. |
将 SignalTapII 界面的信号窗口切换到 Data 页,点击 Instance Manager 窗口的 按钮,运行 SignalTapII 工具。按下开发板上的 reset 键不放,按下 S1 键再放开,放开 reset 键,观察信号窗口内的波形。 |
|
|
|